• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    EinMikrocomputer (3) speichert eine Kopie eines IEEE-Registers (10),dessen Wert von einem XAUI-Retimer (9) aktualisiert wird, in Übereinstimmungmit einem vorbestimmten Zeitablauf in einem virtuellen IEEE/XENPAK-Register(6). Als Reaktion auf eine Anforderung durch eine MAC-Schicht (1)gibt der Mikrocomputer (3) die in dem virtuellen IEEE-XENPAK-Register(6) gespeicherte Kopie des IEEE-Registers über eine MDIO-Schnittstelle(4) an die MAC-Schicht (1) aus. Daher kann der Mikrocomputer (3)die Inhalte der Register zentral steuern, und er kann den Wert desRegisters als Reaktion auf die Anforderung durch die MAC-Schicht(1) schnell senden.
    公开号:DE102004012266A1
    申请号:DE200410012266
    申请日:2004-03-12
    公开日:2004-10-21
    发明作者:Shohei Moriwaki
    申请人:Mitsubishi Electric Corp；
    IPC主号:H04L12-28
    专利说明:
    [0001] Dievorliegende Erfindung bezieht sich auf ein 10-Gigabit-Ethernet(R)-Kommunikationsmodul wiez.B. LX4 und insbesondere auf ein Kommunikationsmodul, das zentralein Register steuert oder verwaltet, das durch IEEE802.3ae (Instituteof Electrical and Electronics Engineers, Inc.) definiert ist, sowie einRegister, das durch das 10-Gigabit-Ethernet(R)-KommunikationsmodulMSA (Multi-Source-Agreement) definiert wie z.B. XENPAK (10(X)G EtherNet-Transceiver-PAcKage).
    [0002] Inletzten Jahren wurde LAN (Local Area Network) wie z.B. Ethernet(R)weithin verwendet, und 10-Gigabit-Ethernet(R), das eine höhere Übertragungsgeschwindigkeiterreicht, wurde aktiv entwickelt.
    [0003] Ineinem bekannten LX4-10-Gigabit-Ethernet(R)-Kommunikationsmodul wirdein durch IEEE802.3ae definiertes Register von einem Retimer-Chip(XAUI-Retimer = 10X(G)Attachment Unit Interface), unterstützt, dereine physikalische Schicht steuert.
    [0004] "Introduction to GigabitEthernet" (Net TechnologyLab., Gijutsu-Hyoron Co., Ltd.) ist eine technische Referenz inHinblick darauf. Diese Referenz hat eine Technik offenbart, beider eine physikalische Schicht in eine Mehrzahl von UnterschichtenPMA (Physical Media Attachment), PCS (Physical Coding Sublayer)und XGXS (10(X)G eXtension Sublayer) aufgeteilt ist, und die Kodierungwird in Übereinstimmungmit den jeweiligen Zwecken durchgeführt.
    [0005] Deroben beschriebene Retimer-Chip hat jedoch keine MDIO-Schnittstelle (MediumDependent Input/Output), die ein Dienstbus ist, der in den 10-Gigabit-Ethernet(R)-Kommunikationsbetrieberforderlich ist. Daher muss zusätzlichein peripheres IC (Integrated Circuit = integrierte Schaltung) für die MDIO-Schnittstelle verwendetwerden, was eine Auflageflächeund die Kosten der ICs erhöht.
    [0006] Dievorliegende Erfindung hat die Aufgabe, ein Kommunikationsmodul bereitzustellen,das eine Registerzugriffsumgebung erzielt, die im Hinblick auf einenRegisterzugriff von einer Host-Vorrichtung zentralisiert ist.
    [0007] DieAufgabe wird gelöstdurch ein Kommunikationsmodul gemäß Anspruch 1.
    [0008] DasKommunikationsmodul zur Verwendung in schnellem Ethernet(R) enthält einenRetimer zum Steuern einer physikalischen Schicht und einen Mikrocomputerzum Durchführeneiner allgemeinen Steuerung des Kommunikationsmoduls. Der Mikrocomputerenthälteinen Speicherabschnitt, der eine Kopie eines Registers speichert,dessen Wert von dem Retimer in Übereinstimmungmit einem vorbestimmten Zeitablauf aktualisiert wird, und einenEingabe/Ausgabeabschnitt, der die in dem Speicherabschnitt gespei cherteKopie des Registers entsprechend einer Anforderung von einer Host-Vorrichtung andie Host-Vorrichtung ausgibt.
    [0009] Dader Speicherabschnitt in dem Mikrocomputer die Kopie des Registersspeichert, dessen Wert von dem Retimer aktualisiert wird, kann derMikrocomputer eine zentralisierte Steuerung der Inhalte der Registerdurchführen,so dass es die Werte der Register als Reaktion auf die Anforderungvon der Host-Vorrichtungschnell senden kann.
    [0010] DieAufgabe wird ebenfalls gelöstdurch ein Kommunikationsmodul gemäß Anspruch 3.
    [0011] DasKommunikationsmodul zur Verwendung in schnellem Ethernet(R) enthält einenRetimer zum Steuern einer physikalischen Schicht sowie einen erstenund einen zweiten Mikrocomputer zum Durchführen einer allgemeinen Steuerungdes Kommunikationsmoduls. Der erste Mikrocomputer enthält einenersten Speicherabschnitt, der eine Kopie eines Registers speichert,dessen Wert von dem Retimer in Übereinstimmungmit einem vorbestimmten Zeitablauf aktualisiert wird, sowie einenersten Eingabe/Ausgabeabschnitt, der die in dem ersten Speicherabschnittgespeicherte Kopie des Registers entsprechend einer Anforderungvon einer Host-Vorrichtungan die Host-Vorrichtung ausgibt. Der zweite Mikrocomputer enthält einenzweiten Speicherabschnitt, der Inhalte eines Registers speichert,die durch das 10-Gigabit-Ethernet (R)-Kommunikationsmodul-Multi-Source-Agreementdefiniert sind, sowie einen zweiten Eingabe-/Ausgabeabschnitt, derdie in dem zweiten Speicherabschnitt gespeicherten Inhalte entsprechendeiner Anforderung von der Host-Vorrichtung an die Host-Vorrichtung ausgibt.
    [0012] Dererste Speicherabschnitt in dem ersten Mikrocomputer speichert dieKopie des Registers, dessen Wert von dem Retimer aktualisiert wird,und der zweite Abschnitt in dem zweiten Mikro computer speichertdie Inhalte des Registers, die durch das 10-Gigabit-Ethernet(R)-Kommunikationsmodul-Multi-Source-Agreementdefiniert sind. Daher könnedie Mikrocomputer die Inhalte der Register zentral steuern bzw.verwalten, so dass die Werte der Register als Reaktion auf die Anforderungdurch die Host-Vorrichtungschnell gesendet werden können,und die Verarbeitungslasten, die dem ersten und dem zweiten Mikrocomputerauferlegt sind, könnenverringert werden.
    [0013] Weiterbildungender Erfindung sind jeweils in den Unteransprüchen gekennzeichnet.
    [0014] WeitereMerkmale und Zweckmäßigkeiten derErfindung ergeben sich aus der Beschreibung von Ausführungsbeispielenanhand der beigefügten Zeichnungen.Von den Figuren zeigen:
    [0015] 1 ein Blockdiagramm einesschematischen Aufbaus eines Kommunikationssystems, das ein Kommunikationsmodulnach einer ersten Ausführungsformder vorliegenden Erfindung enthält;
    [0016] 2 eine Darstellung, dieals Beispiel Inhalte eines IEEE-Registers und eines XENPAK-Registersnach der ersten Ausführungsformzeigt;
    [0017] 3 ein Blockdiagramm einesschematischen Aufbaus eines Kommunikationssystems, das ein Kommunikationsmodulnach einer zweiten Ausführungsformder vorliegenden Erfindung enthält; und
    [0018] 4A & B Darstellungen,die als Beispiel Inhalte eines IEEE-Registers und eines XENPAK-Registersnach der zweiten Ausführungsformzeigen.
    [0019] 1 ist ein Blockdiagrammeines schematischen Aufbaus eines Kommunikationssystems, das 10-Gigabit-Ethernet(R)-Kommunikationsmodul nach einer ersten Ausführungsform der Erfindung enthält, dasim folgenden lediglich als "Kommunikationsmodul" bezeichnet wird.Dieses Kommunikationssystem enthältein Kommunikationsmodul 12 und eine MAC-Schicht 1,die das Kommunikationsmodul zentral steuert bzw. verwaltet. Auchwenn 1 nur ein Kommunikationsmodulzeigt, enthältdas Kommunikationssystem eine Mehrzahl von Kommunikationsmodulenmit ähnlichemAufbau, und die MAC-Schicht 1 steuert diese Kommunikationsmodulezentral.
    [0020] DieMAC-Schicht 1 enthälteinen MDIO-Host 2, der das Kommunikationsmodul 12 über einenseriellen Bus (MDIO-Bus) 8 steuert.
    [0021] DasKommunikationsmodul 12 enthält einen Mikrocomputer 3,der eine allgemeine Steuerung des mit der MAC-Schicht 1 verbundenenKommunikationsmoduls 12 durchführt, und einen XAUI-Retimer 9, dereine physikalische Schicht der Kommunikation in dem Kommunikationsmodul 12 steuert.Der Mikrocomputer 3 und der XAUI-Retimer 9 sind über einen I2C-Bus 11 (International Institutefor Communications) zur Datenübertragungverbunden.
    [0022] DerXAUI-Retimer 9 enthältFunktionsblöcke PMA 15;PCS 16 und XGXS 17. Diese Funktionsblöcke 15, 16 und 17 weisenRegister auf, die durch IEEE802.3ae definiert sind, und diese Registerwerden im folgenden kollektiv als ein IEEE-Register 10 bezeichnet.
    [0023] DerMikrocomputer 3 enthälteine MDIO-Schnittstelle 4, die mit dem MDIO-Host 2 inder MAC-Schicht 1 verbunden ist, ein SRAM 5 (Static RandomAccess Memory = statischer Direktzugriffsspeicher) und ein Flash-ROM 7 (ReadOnly Memory = Nurlesespeicher). Das SRAM 5 enthält ein virtuellesIEEE/XENPAK-Register 6, das die Inhalte des IEEE-Registers 10 hält sowieInhalte eines Re gisters, das durch XENPAK definiert ist und im folgendenals XENPAK-Register bezeichnet wird. Das Flash-ROM 7 speichertProgramme, die durch den Mikrocomputer 3 ausgeführt werdensollen, Anfangswerte des IEEE-Registers und des XENPAK-Registersusw. Das SRAM 5 kann ein schnelles Speichermedium sein,das Direktzugriff erlaubt. Das Flash-ROM 7 kann ein anderernichtflüchtigerSpeicher sein, der Daten auch halten kann, nachdem das Kommunikationsmodul 12 ausgeschaltetwurde.
    [0024] 2 verdeutlicht als BeispielInhalte des IEEE-Registers und des XENPAK-Registers in der erstenAusführungsformder Erfindung. In einer Reihenfolge von links nach rechts zeigt 2 durch IEEE802.3ae undXENPAK definierte Register, das auf dem SRAM 5 ausgebildetevirtuelle IEEE/XENPAK-Register, das Flash-ROM und Register, die unter den vonIEEE802.3ae und XENPAK definierten Registern durch Hardware bedingtdurch eine Einschränkungder Funktion erzielt werden.
    [0025] Diedurch IEEE802.3ae definierten Register enthalten Register des Geräts 1 (PCS),Register des Geräts 3 (PMA)und Register des Geräts 4 (XGXS). DieRegister 1.1 bis 1.7 des Geräts 1 sind z.B. jeweils denAdressen 00101h-00107h des SRAM 5 und den Adressen FC101h-FC107hdes Flash-ROM 7 zugeordnet.
    [0026] Diedurch XENPAK definierten Register enthalten NVR (Non-Volatile Registers= nichtflüchtige Register),LASI-Register (Link Alarm Status Interrupt = Verbindungsalarmzustandsunterbrechung), DOM-Register(Digital Optical Monitoring = digitale optische Überwachung) und Funktionsregister.So sind z.B. 0x8001-0x8006 der NVR jeweils den Adressen 00501h-00506hdes SRAM 5 und den Adressen FC501h-FC506h des Flash-ROM 7 zugeordnet.
    [0027] Wenndas Kommunikationsmodul 12 seinen Betrieb aufnimmt, liestder Mikrocomputer 3 Anfangswerte des IEEE-Registers ausdem Flash-ROM 7 und lädtsie überden I2C-Bus 11 in das IEEE-Register 10. Wenndas Kommunikationsmodul 12 arbeitet, aktualisiert der XAUI-Retimer 9 dieInhalte des IEEE-Registers 10. Daher liest der Mikrocomputer 3 dieInhalte des IEEE-Registers 10 in regelmäßigen Abständen oder in Übereinstimmungmit einem geeigneten Zeitablauf überden I2C-Bus 11 und bildet sie indem virtuellen IEEE/XENPAK-Register 6 aus.
    [0028] DerMikrocomputer 3 steuert periphere Funktionen, z.B. einesADC 13 (Analog-to-Digital Converter = Analog/Digital-Wandler)und eines DAC 14 (Digital-to-Analog Converter = Digital/Analog-Wandler), die indem Mikrocomputer 3 enthalten sind, um die durch XENPAKdefinierte DOM-Funktion zu erzielen, und speichert die Ergebnissein dem virtuellen IEEE/XENPAK-Register 6.
    [0029] Wennder MDIO-Host 2 in der MAC-Schicht 1 über dieMDIO-Schnittstelle 4 eineRegisterzugriffsanforderung ausgibt, liest der Mikrocomputer 3 dieInhalte des virtuellen IEEE/XENPAK-Registers 6 als Reaktion aufdie von dem MDIO-Host 2 bezeichnete Geräte-ID (1, 3, 4, 30/31)und sendet sie über dieMDIO-Schnittstelle 4 zudem MDIO-Host 2. Die Geräte-ID 30/31 bezeichnetdas durch XENPAK definierte Register.
    [0030] ZumZurückgebender Inhalte eines Registers als Reaktion auf die Anforderung durchdie MAC-Schicht 1 ist es erforderlich, einen Aufbau bereitzustellen,der eine durch MDIO-Schnittstellenstandards definierte Antwortgeschwindigkeiterzielt, die durch IEEE802.3ae definiert sind. In dieser Ausführungsformliest der Mikrocomputer 3 die Inhalte des virtuellen IEEE/XENPAK-Registers6 als Reaktion auf die Registerzugriffsanforderung durch die MAC-Schicht 1 undgibt sie an die MAC-Schicht 1 zurück, so dassdie Inhalte des Registers innerhalb einer Rückkehrzeit an die MAC-Schicht 1 zurückgegebenwerden können.
    [0031] Weiterhinschreibt der Mikrocomputer 3 die Inhalte des virtuellenIEEE/XENPAK-Registers 6 in regelmäßigen Abständen oder in Übereinstimmung miteinem geeigneten Zeitablauf in einen Bereich, der die Anfangswertedes IEEE/XENPAK-Registers speichert.
    [0032] Beidem Kommunikationsmodul nach der ersten Ausführungsform hält das virtuelleIEEE/XENPAK-Register 6 wie oben beschrieben die Inhaltedes IEEE-Registers und des XENPAK-Registers, und die Inhalte desvirtuellen IEEE/XENPAK-Registers 6 werden als Reaktionauf eine Anforderung von der MAC-Schicht 1 an die MAC-Schicht 1 zurückgegeben.Daher ist es möglich,eine zentralisierte Registerzugriffsumgebung im Hinblick auf dendurch die MAC-Schicht 1 durchgeführten Registerzugriff bereitzustellen.
    [0033] Durchdie Beschränkungeneiner Rückkehrzeitwird ein herkömmlichesKommunikationsmodul aus einem zugeordnetem FPGA (Field ProgrammableGate Array = anwenderprogrammierbares Gatterfeld), einem ASIC (ApplicationSpecific Integrated Circuit = anwendungsspezifische integrierteSchaltung), einem EEPROM (Electrically Erasable and ProgrammableRead Only Memory = elektrisch lösch-und programmierbarer Nurlesespeicher), einem DOM-Controller und dergleichen gebildet.Im Gegensatz dazu könnendie Inhalte des Registers innerhalb der Rückkehrzeit an die MAC-Schicht 1 übertragenwerden, währendder Mikrocomputer 3 verwendet wird. Daher kann der Mikrocomputer 3 den Aufbauaußereinem XAUI-Retimer 9 erzielen, so dass Auflagefläche undKosten der in dem Kommunikationsmodul 12 angeordneten Vorrichtungenerheblich verringert werden können.
    [0034] Inanderen 10-Gigabit-Ethernet(R)-Kommunikationsmodulen als LX4 werdendurch IEEE802.3an definierte Register und durch ein 10-Gigabit-Ethernet(R)-KommunikationsmodulMSA wie z.B. XENPAK definierte Register durch einen PHY-Chip unterstützt, dereine physikalische Schicht steuert, und daher ist es erforderlich, einenEntwurf des PHY-Chips zu ändern,wenn Spezifikationen oder dergleichen geändert werden. In dieser Ausführungsformhält jedochder Mikrocomputer 3 die Inhalte der jeweiligen Registerin dem virtuellen IEEE/XENPAK-Register 6. Daher ist esmöglich,mit Spezifikationsänderungenin einer kurzen Zeit durch Hinzufügen von in dem virtuellen IEEE/XENPAK-Register 6 gespeichertenRegistern und/oder Ändernder Programme in einer kurzen Zeit fertig zu werden.
    [0035] Weiterhinschreibt der Mikrocomputer 3 die Inhalte des virtuellenIEEE/XENPAK-Registers 6 in regelmäßigen Abständen oder in Übereinstimmung miteinem geeigneten Zeitablauf in den Bereich des Flash-ROM 7,der die Anfangswerte des IEEE/XENPAK-virtuellen Registers 6 speichert.Daher können Startdatender jeweiligen Register leicht aktualisiert und gesichert werden.
    [0036] 3 ist ein Blockschaltbildeines schematischen Aufbaus eines Kommunikationssystems, das einKommunikationsmodul nach einer zweiten Ausführungsform der vorliegendenErfindung enthält. Diesesunterscheidet sich von dem in 1 gezeigtenKommunikationsmodul nach der ersten Ausführungsform darin, dass zweiMikrocomputer 3 verwendet werden. In dieser Ausführungsformsind die zwei Mikrocomputer jeweils durch die Bezugszeichen 3A und 3B bezeichnet.
    [0037] DerMikrocomputer 3A enthälteine MDIO-Schnittstelle 4A, die mit dem MDIO-Host 2 in derMAC-Schicht 1 verbunden ist, ein SRAM 5A und einFlash-ROM 7A. Das SRAM 5A enthält ein virtuelles IEEE-Register 6A,das die Inhalte des IEEE-Registers 10 hält. Das Flash-ROM 7A speichertProgramme, die von dem Mikrocomputer 3A ausgeführt werdensollen, Anfangswerte des IEEE-Registers undandere. Das SRAM 5A kann ein anderes schnelles Speichermediumsein, das einen Direktzugriff erlaubt, und das Flash-ROM 7A kannein anderer nichtflüchtigerSpeicher sein, der Daten auch halten kann, nachdem das Kommunikationsmodul 12 ausgeschaltetwurde.
    [0038] DerMikrocomputer 3B führtdie Programme zum Erzielen der von XENPAK definierten Funktionenaus und enthälteine MDIO-Schnittstelle 4B,die mit dem MDIO-Host 2 in der MAC-Schicht 1 verbundenist, ein SRAM 5B und ein Flash-ROM 7B. Das SRAM 5B enthält ein virtuellesXENPAK-Register 6B, das die Inhalte der durch XENPAK definierten Registerhält. DasFlash-ROM 7B speichert Programme, die von dem Mikrocomputer 3B ausgeführt werdensollen, und Anfangswerte des XENPAK-Registers. Das SRAM 5B kannein anderes schnelles Speichermedium sein, das einen Direktzugrifferlaubt, und das Flash-ROM 7B kann ein anderer nichtflüchtiger Speichersein, der Daten auch halten kann, nachdem das Kommunikationsmodul 12 ausgeschaltetwurde.
    [0039] 4A und 4B veranschaulichen als Beispiel Inhaltedes IEEE-Registersund des XENPAK-Registers der zweiten Ausführungsform. In einer Reihenfolgevon links nach rechts zeigen 4A und 4B Register, die durch IEEE802.3aeund XENPAK definiert sind, das virtuelle IEEE-Register 6A bzw.das virtuelle XENPAK-Register 6B,das in dem SRAM 5A bzw. 5B ausgebildet ist, undRegister, die unter den von den Flash-ROM 7A oder 7B undvon IEEE802.3ae oder XENPAK definierten Registern durch Hardwarebedingt durch eine Einschränkung derFunktion erzielt werden.
    [0040] Wiein 4A dargestellt, enthaltendie von IEEE802.3ae definierten Register des Gerätes 1 (PCS), Registerdes Gerätes 3 (PMA)und Register des Gerätes 4 (XGXS).Als Beispiel sind die Register 1.1-1.7 des Gerätes 1 jeweilsden Adressen 00101h-00107hdes SRAM 5 und den Adressen FC101h-FC107h des Flash-ROM 7 zugeordnet.
    [0041] Wiein 4B dargestellt, enthaltendie durch XENPAK definierten Register NVR, LASI-Register, DOM-Registerund Funkti onsregister. Als Beispiel sind 0x8001-0x8006 der NVR jeweilsden Adressen 00501h-00506h des SRAM 5 und den AdressenFCS01h-FC506h desFlash-ROM 7 zugeordnet.
    [0042] Wenndas Kommunikationsmodul 12 seinen Betrieb aufnimmt, liestder Mikrocomputer 3A Anfangswerte des IEEE-Registers ausdem Flash-ROM 7A und lädtsie überden I2CBus 11 in das IEEE-Register 10.Wenn das Kommunikationsmodul 12 arbeitet, aktualisiertder XAUI-Retimer 9 die Inhalte des IEEE-Registers 10.Daher liest der Mikrocomputer 3A die Inhalte des IEEE-Registers 10 inregelmäßigen Abständen oderin Übereinstimmungmit einem geeigneten Zeitablauf überden I2C-Bus 11 und bildet sie indem virtuellen IEEE-Register 6A aus.
    [0043] DerMikrocomputer 3B steuert periphere Funktionen, z.B. desADC 13 und des DAC 14, die in dem Mikrocomputer 3B enthaltensind, erzielt die durch XENPAK festgelegte DOM-Funktion und speichertihre Ergebnisse in dem virtuellen XENPAK-Register 6B. Ingleicher Weise führtder Mikrocomputer 3B die Programme zum Erzielen der NVR-Funktion, derLASI-Funktion und anderer aus, die durch XENPAK definiert sind,und speichert ihre Ergebnisse in dem virtuellen XENPAK-Register 6B.
    [0044] Wennder MDIO-Host 2 in der MRC-Schicht 1 über dieMDIO-Schnittstelle 4 eineRegisterzugriffsanforderung ausgibt, liest der Mikrocomputer 3A bzw. 3B dieInhalte des virtuellen IEEE-Registers 6A bzw.des virtuellen XENPAK-Registers 6B als Reaktion auf dieGeräte-ID(1, 3, 4, 30/31), dievon dem MDIO-Rost 2 bezeichnet ist, und schickt sie über die MDIO-Schnittstelle 4A bzw. 48 anden MDIO-Host 2.
    [0045] Weiterhinschreiben die Mikrocomputer 3A und 3B die Inhaltedes virtuellen IEEE-Registers 6A und des virtuellen XENPAK-Registers 6B inregelmäßigen Abständen oderin Übereinstimmungmit einem geeigneten Zeitablauf in einen Bereich des Flash-ROM 7A bzw. 7B,der die Anfangswerte des IEEE-Registers bzw, des XENPAK-Registersspeichert.
    [0046] Wieoben beschrieben kann das Kommunikationsmodul dieser Ausführungsformdieselben Wirkungen erzielen wie bei der ersten Ausführungsform. Weiterhinsteuern die Mikrocomputer 3A und 3B jeweils dieInhalte des virtuellen IEEE-Registers 6A bzw. des virtuellenXENPAK-Register 6B, so dass ihre Verarbeitungslast verringertwerden kann. Das erlaubt weiter eine feine Überwachung, Steuerung und Handhabungin dem Kommunikationsmodul.
    权利要求:
    Claims (6)
    [1] Kommunikationsmodul, das in schnellem Ethernet(R)verwendet wird, mit einem Retimer (9), der eine physikalischeSchicht steuert; und einem Mikrocomputer (3), dereine allgemeine Steuerung des Kommunikationsmoduls durchführt; wobeider Mikrocomputer (3) enthält: einen Speicherabschnitt(5), der eine Kopie eines Registers (10) speichert,dessen Wert von dem Retimer (9) in Übereinstimmung mit einem vorbestimmten Zeitablaufaktualisiert wird, und einen Eingabe/Ausgabeabschnitt (4),der die in dem Speicherabschnitt (5) gespeicherte Kopiedes Registers (10) entsprechend einer Anforderung von einer Host-Vorrichtung(1) an die Host-Vorrichtung (1) ausgibt.
    [2] Kommunikationsmodul nach Anspruch 1, bei dem derSpeicherabschnitt (5) weiter Inhalte eines Registers speichert,die durch das 10-Gigabit-Ethernet(R)-Kommunikationsmodul-Multi-Source-Agreementdefiniert sind.
    [3] Kommunikationsmodul nach Anspruch 1 oder 2, bei demder Mikrocomputer (3) weiter einen nichtflüchtigenSpeicher (7) enthält,in den die in dem Speicherabschnitt (5) gespeicherte Kopiedes Registers in Übereinstimmungmit einem vorbestimmten Zeitablauf geschrieben wird.
    [4] Kommunikationsmodul zur Verwendung in schnellem Ethernet(R)mit einem Retimer (9) zum Steuern einer physikalische Schicht;und einem ersten und einem zweiten Mikrocomputer (3A, 3B),die eine allgemeine Steuerung des Kommunikationsmoduls durchführen; wobeider erste Mikrocomputer (3A) enthält: einen ersten Speicherabschnitt(5A), der eine Kopie eines Registers (10) speichert,dessen Wert von dem Retimer (9) in Übereinstimmung mit einem vorbestimmtenZeitablauf aktualisiert wird, und einen ersten Eingabe/Ausgabeabschnitt(4A), der die in dem ersten Speicherabschnitt (5A)gespeicherte Kopie des Registers (10) entsprechend einerAnforderung von einer Host-Vorrichtung (1) an die Host-Vorrichtung(1) ausgibt; und der zweite Mikrocomputer (3B)enthält: einenzweiten Speicherabschnitt (5B), der Inhalte eines Registersspeichert, die durch das 10-Gigabit-Ethernet(R)-Kommunikationsmodul-Multi-Source-Agreementdefiniert sind, und einen zweiten Eingabe/Ausgabeabschnitt(4B), der die in dem zweiten Speicherabschnitt (5B)gespeicherten Inhalte entsprechend einer Anforderung von einer Host-Vorrichtung(2) an die Host-Vorrichtung (2) ausgibt.
    [5] Kommunikationsmodul nach Anspruch 4, bei dem dererste Mikrocomputer (3A) weiter einen ersten nichtflüchtigenSpeicher (7A) enthält,in den die in dem ersten Speicherabschnitt (5A) gespeicherteKopie des Registers in Übereinstimmungmit einem vorbestimmten Zeitablauf geschrieben wird.
    [6] Kommunikationsmodul nach Anspruch 4 oder 5, bei demder zweite Mikrocomputer (3B) weiter einen zweiten nichtflüchtigenSpeicher (7B) enthält,in den die in dem zweiten Speicherabschnitt (5B) gespeichertenInhalte in Übereinstimmungmit einem vorbestimmten Zeitablauf geschrieben werden.
    类似技术:
    公开号 | 公开日 | 专利标题
    US10019290B2|2018-07-10|Multi-layer QoS management in a distributed computing environment
    US20190068693A1|2019-02-28|Technologies for dynamic accelerator selection
    CN102223394B|2014-08-06|用于提供远程直接存储设备访问的方法、服务器
    JP6453965B2|2019-01-16|Ｂｉｏｓセットアップオプションを自動的に更新するシステム及び方法
    US20170097672A1|2017-04-06|Hardware and software enabled implementation of power profile management instructions in system on chip
    CN102823214B|2016-06-29|知晓性能和话务的异类性互联网络
    TWI331281B|2010-10-01|Method and apparatus for shared i/o in a load/store fabric
    TWI292990B|2008-01-21|Method and apparatus for shared i/o in a load/store fabric
    US20150046736A1|2015-02-12|Uncore Thermal Management
    CN102460393B|2014-05-07|用于在虚拟存储资源之间建立云桥的系统和方法
    US8526422B2|2013-09-03|Network on chip with partitions
    US8898396B2|2014-11-25|Software pipelining on a network on chip
    US7249210B2|2007-07-24|Bus access arbitration scheme
    CN1969248B|2010-06-16|用于管理服务器的功耗的方法和装置
    US7031967B2|2006-04-18|Method and system for implementing policies, resources and privileges for using services in LDAP
    EP1612910B1|2011-09-14|Überwachungsschaltung für die bordeigene Stromversorgung und Leistungsversorgungssteuerung
    TWI280006B|2007-04-21|Method, system, and program for interfacing with a network adaptor supporting a plurality of devices
    CN100405352C|2008-07-23|通过串行总线互连多个处理节点的装置及方法
    RU2465631C2|2012-10-27|Способ, система и устройство для определения активности ядра процессора и кэширующий агент
    US7965624B2|2011-06-21|Data link fault tolerance
    US7685330B2|2010-03-23|Method for efficient determination of memory copy versus registration in direct access environments
    US7349417B2|2008-03-25|Deficit round-robin scheduling in a high-speed switching environment
    Liao et al.2005|Global asymptotic stability and global exponential stability of delayed cellular neural networks
    US7152122B2|2006-12-19|Queue pair context cache
    US7111092B1|2006-09-19|Buffer management technique for a hypertransport data path protocol
    同族专利:
    公开号 | 公开日
    JP4020815B2|2007-12-12|
    US20040190539A1|2004-09-30|
    TW200420033A|2004-10-01|
    TWI247505B|2006-01-11|
    KR100623602B1|2006-09-18|
    KR20040084837A|2004-10-06|
    CN1306764C|2007-03-21|
    CN1543139A|2004-11-03|
    JP2004297682A|2004-10-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2004-10-21| OP8| Request for examination as to paragraph 44 patent law|
    2006-08-31| 8125| Change of the main classification|Ipc: G06F 13/00 AFI20051017BHDE |
    2010-01-28| 8130| Withdrawal|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]